

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年11月29日

出 願 番 号 Application Number:

特願2002-348673

[ST. 10/C]:

[JP2002-348673]

出 願 人
Applicant(s):

株式会社半導体エネルギー研究所

2003年 9月 2日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】 特許願

【整理番号】 P006768

【提出日】 平成14年11月29日

【あて先】 特許庁長官 殿

【国際特許分類】 G09G 3/32

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】 木村 肇

【特許出願人】

【識別番号】 000153878

【氏名又は名称】 株式会社半導体エネルギー研究所

【代理人】

【識別番号】 100086368

【弁理士】

【氏名又は名称】 萩原 誠

【手数料の表示】

【予納台帳番号】 041793

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要



### 【書類名】 明細書

【発明の名称】 電流駆動回路及びこれを用いた表示装置

【特許請求の範囲】

【請求項1】 駆動対象回路のノードに信号線を介して信号電流を供給する 電流駆動回路において、

前記信号線を介して前記ノードにプリチャージ電圧を供給するプリチャージ手 段を設け、

前記プリチャージ手段は、前記信号電流の供給に先立って前記ノード及び前記信号線に前記プリチャージ電圧を供給する供給手段を有することを特徴とする電流駆動回路。

【請求項2】 請求項1に記載の電流駆動回路において、

前記プリチャージ手段は、前記プリチャージ電圧を前記駆動対象回路に前記信 号電流を供給した時の定常状態下の前記ノードのノード電位に等しい値又はそれ に準ずる値に設定する設定手段を有することを特徴とする電流駆動回路。

《請求項3》 請求項1に記載の電流駆動回路において、

前記プリチャージ手段は、前記プリチャージ電圧を複数設定する複数設定手段と、前記信号電流の大きさに応じて選択的に前記ノード及び前記信号線に前記プリチャージ電圧を供給する選択供給手段を有することを特徴とする電流駆動回路

【請求項4】 駆動対象回路のノードに信号線を介して信号電流を供給する 電流駆動回路において、

前記ノード及び前記信号線にプリチャージ電圧を供給するプリチャージ回路と

前記信号電流を前記プリチャージ回路に供給して前記プリチャージ電圧を発生させる発生手段と、

前記信号電流の前記駆動対象回路への供給に先立って前記ノード及び前記信号線に前記プリチャージ電圧を供給する供給手段とを有することを特徴とする電流駆動回路。

【請求項5】 駆動対象回路のノードに信号線を介して信号電流を供給する



電流駆動回路において、

前記ノードにプリチャージ電圧を供給するプリチャージ回路と、

前記信号電流に対応する電流を前記プリチャージ回路に供給して前記プリチャージ電圧を予め発生させておき、前記信号電流の前記駆動対象回路への供給に先立って前記ノード及び信号線に前記プリチャージ電圧を供給する供給手段とを有することを特徴とする電流駆動回路。

【請求項6】 請求項4又は5に記載の電流駆動回路において、

前記駆動対象回路は第1の駆動素子を含み、前記プリチャージ回路は第2の駆動素子を含み、

前記第1及び前記第2の駆動素子は同サイズ又はそれに準ずるサイズであることを特徴とする電流駆動回路。

【請求項7】 請求項4乃至6のいずれかに記載の電流駆動回路において、 前記プリチャージ電圧をインピーダンス変換用アンプを介して前記ノード及び 前記信号線に供給する手段を有することを特徴とする電流駆動回路。

【請求項8】 請求項4乃至7のいずれかに記載の電流駆動回路において、 前記プリチャージ電圧を複数設定する複数設定手段と、

前記信号電流の大きさに応じて選択的に前記ノード及び前記信号線に前記プリチャージ電圧を供給する選択供給手段を有することを特徴とする電流駆動回路。

【請求項9】 請求項1乃至8のいずれかに記載の電流駆動回路において、前記プリチャージ電圧を前記ノード及び前記信号線に供給するプリチャージ期間 $T_h$ を前記信号線の配線抵抗 $R_L$ と寄生容量 $C_L$ とに基づき

$$T_b = 1 / (R_L \times C_L)$$

に設定する手段を有することを特徴とする電流駆動回路。

【請求項10】 請求項9に記載の電流駆動回路において、

前記信号電流の前記駆動対象回路への供給期間Taが

 $T_a < T_b$ 

の関係にある場合には、

 $T_a = T_b$ 

に設定する手段を有することを特徴とする電流駆動回路。



【請求項11】 画像情報が電流線を介して電流の形で与えられる画像回路と、

前記画像情報を信号電流として前記電流線に供給する電流駆動回路とを具備した表示装置において、

前記電流駆動回路は、

前記画像情報に応じた信号電流をノードから前記電流線に供給するソースドライバ電流源と、

前記ノード及び前記電流線にプリチャージ電圧を供給するプリチャージ回路と

前記信号電流の供給に先立って前記ノード及び前記電流線に前記プリチャージ 電圧を供給する供給手段とを有することを特徴とする表示装置。

【請求項12】 請求項11に記載の表示装置において、

前記プリチャージ電圧をインピーダンス変換用アンプを介して前記電流線に供給する手段を有することを特徴とする表示装置。

【請求項13】 画像情報を信号電流として伝送する信号線と、前記信号電流に比例する駆動電流を電源線から供給する第1の駆動素子とを含む画素回路と

前記信号電流を前記信号線に供給する画像信号入力電流源を含むソースドライ バ回路とを具備した表示装置において、

前記信号電流を前記信号線に供給するに先立って、前記信号線をプリチャージ するプリチャージ回路を前記ソースドライバ回路に内蔵したことを特徴とする表 示装置。

【請求項14】 請求項13に記載の表示装置において、

前記プリチャージ回路は、前記画像信号入力電流源と前記電源線との間に選択 的に接続され前記信号電流に応じたプリチャージ電圧を出力する第2の駆動素子 を含むことを特徴とする表示装置。

【請求項15】 請求項13又は請求項14に記載の表示装置において、 前記プリチャージ電圧をインピーダンス変換用アンプを介して前記信号線に供 給する手段を有することを特徴とする表示装置。 《請求項16》 画像情報を信号電流として伝送する信号線と、

前記信号電流に比例する駆動電流を電源線から供給する第1の駆動素子とを含む画素回路と、

前記信号電流を前記信号線に供給する画像信号入力電流源を含むソースドライバ回路とを具備した表示装置において、

前記信号電流を前記信号線に供給するに先立って、前記信号線をプリチャージ するプリチャージ回路を前記ソースドライバ回路に内蔵し、

前記プリチャージ回路は、前記画像信号入力電流源と前記電源線との間に選択 的に接続され前記信号電流に応じたプリチャージ電圧を出力する第2の駆動素子 を含み、

前記第1及び前記第2の駆動素子は同サイズ又はそれに準ずるサイズであることを特徴とする表示装置。

【請求項17】 請求項13乃至16のいずれかに記載の表示装置において

前記プリチャージ電圧を、前記第1又は前記第2の駆動素子に前記信号電流を 供給した時の定常状態下の電圧に等しい値又はそれに準ずる値に設定する手段を 有することを特徴とする表示装置。

### 【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

本発明は電流駆動回路とこれを用いた表示装置に係り、特に電流によって輝度が変化する電流駆動型発光素子を画素の表示素子として用いるアクティブマトリックス型表示装置の画素回路やソースドライバ回路に用いられる電流駆動回路に関する。

[00002]

#### 【従来の技術】

近年画素の表示素子として発光ダイオード(LED)などの発光素子を用いた 、いわゆる自発光型の表示装置が注目を浴びている。このような自発光型の表示 装置に用いられる発光素子としては、有機発光ダイオード(OLED)が注目を 集めており、有機ELディスプレイなどに用いられるようになってきている。

OLEDなどの発光素子は自発光型であるため、液晶ディスプレイに比べて画素の視認性が高く、バックライトが不要で応答速度が速い等の利点がある。また発光素子の輝度は、そこを流れる電流値によって制御される。

#### [0003]

このような自発光型の発光素子を用いた表示装置では、その駆動方式として単純マトリックス方式とアクティブマトリックス方式とが知られているが、前者は構造は簡単であるが、大型かつ高輝度のディスプレイの実現が難しい等の問題があり、近年は発光素子に流れる電流を画素回路内部に設けた薄膜トランジスタ(TFT)によって制御するアクティブマトリックス方式の開発が盛んに行われている。

### [0004]

このようなアクティブマトリックス方式の表示装置の場合、駆動FETのバラッキにより発光素子に流れる電流が変化し輝度がばらついてしまうという問題があった。

このようなアクティブマトリックス方式の表示装置の場合、画素回路100やソースドライバ回路200には発光素子に流れる電流を駆動する駆動TFTが用いられており、これらの駆動TFTがばらつくことにより発光素子に流れる電流が変化し、輝度がばらついてしまうという問題があった。そこで画素回路やソースドライバ回路内の駆動TFTの特性がばらついても発光素子に流れる電流は変化せず、輝度のバラツキを抑えるための種々の回路が提案されている。

### [0005]

#### 【特許文献1】

特表2002-517806号公報

#### 【特許文献2】

国際公開第01/06484号パンフレット

#### 【特許文献3】

特表2002-514320号公報

### 【特許文献4】

国際公開第02/39420号パンフレット

### [0006]

特許文献1乃至4は、いずれもアクティブマトリックス型表示装置の構成を開示したもので、特許文献1乃至3には、画素回路内に配置された駆動TFTの特性のバラツキによって発光素子に流れる電流が変化しないような回路構成が開示されている。また特許文献4には、ソースドライバ回路内の駆動TFTのバラッキによる駆動電流の変化を抑制するための回路構成が開示されている。

### [0007]

図30は、特許文献1に開示されている従来のアクティブマトリックス型表示 装置の一例を示す回路図である。

この表示装置は、マトリックス状に配置された複数の画素回路100と、この画素回路100を駆動するためのソースドライバ回路200とから構成されており、画像情報に応じた信号レベルを有する信号電流を画素毎に信号線20から供給し、この信号電流に比例する駆動電流を電源線30から画素回路100内の発光素子40に供給するように構成されている。

### [0008]

画素回路 100 は、電流駆動型発光素子である OLED 40 と、制御線 10c の制御信号に応じて ON、 OFF する発光 TFT52 と、制御線 10b の制御電圧に応じて ON、 OFF し、信号線に供給される画像情報に応じた電流レベルを有する信号電流を通過させる選択 TFT51 と、電源線 30b のの駆動電流を供給する駆動 TFT50 と、駆動 TFT50 のゲートとソースとの間に接続された保持容量 60 と、制御線 10a の制御信号に応じて ON、 OFF し、駆動 TFT50 のゲートとドレインとを選択的に接続する保持 TFT53 とから構成されている。また、ソースドライバ回路 200 は、画像情報に応じた信号レベルを有する信号電流 1v ideo を出力する画像信号入力電流源 70 を有している。

#### [0009]

次に、その回路動作を説明する。

まず、図31に示すように、保持TFT53と選択TFT51とを制御線10 a,10bに印加される制御電圧によりONとする。すると、画像信号入力電流 源70で定められる所定の信号電流  $I_{video}$ は図中に点線で示すように電源線 30 から駆動 TFT50 及び選択 TFT51 を通って流れる。

この時、駆動TFT50のゲート・ソース間には、信号電流  $I_{Video}$ が流れるのに必要なゲート・ソース間電圧  $V_{gs}$ がかかり、この電圧は保持容量 60 に保持される。保持容量 60 に電圧は保持され、定常状態に達すると保持TFT53 には電流は流れなくなる。

# [0010]

次に図32に示すように、保持TFT53をOFFとする。

### [0011]

ここで、駆動TFT50のドレイン・ソース間電圧 $V_{ds}$ は、図32の場合と図33の場合とではその値が異なってくる。しかし、駆動TFT50が飽和領域で動作している場合には、ソース・ドレイン間電圧 $V_{ds}$ が変わってもゲート・ソース間電圧 $V_{gs}$ は同じである限り、同一の電流 $I_{video}$ が流れる。したがって、OLEDの特性が劣化して電流電圧特性が変化しても、常にOLEDに流れる電流は一定となるため、輝度は劣化しにくいという利点がある。

また、駆動TFT50のドレイン・ソース間電圧が変化しても、保持容量60 に保持される電圧は一定であるかぎり常に同一の電流が流れるため、駆動TFT 50の製造上のバラツキによって信号電流が変化するという問題もない。

#### [0012]

以上の例は、画素回路内でのOLED40や駆動TFT50のバラツキによる信号電流の変化を補正するための技術に関するものであるが、ソースドライバ回路内においても同一の問題が発生する。

特許文献4には、ソースドライバ回路内でのTFTの製造上のバラツキによる 信号電流の変化を防止するための回路構成が開示されている。

### [0013]

### 【発明が解決しようとする課題】

このように、従来の電流駆動回路やこれを用いた表示装置においては、信号電流とTFTを駆動するための電流あるいは信号電流と発光時に発光素子に流れる電流とが等しいか、あるいは比例関係を保つように構成されている。

従って、発光素子を駆動するための駆動TFTの駆動電流が小さい場合や、発 光素子で暗い階調の表示を行おうとする場合、信号電流もそれに比例して小さく なってしまう。また、一般に信号電流を駆動TFTや発光素子に供給するために 用いられる配線の寄生容量は極めて大きいため、信号電流が小さいと配線の寄生 容量を充電する時定数が大きくなり、信号書き込み速度や素子駆動速度が遅くなってしまうという問題点がある。

本発明は上述した課題を解決するためになされたもので、信号電流が小さな場合であっても信号の書き込み速度や素子駆動速度を向上させることのできる電流 駆動回路及びこれを用いた表示装置を提供することを目的とする。

### [0014]

## 【課題を解決するための手段】

本発明では、電流源を有する回路内に信号を書き込む対象の駆動対象回路の回路構成と同様な回路(プリチャージ回路)を形成する。

このプリチャージ回路において、信号書き込み時において定常状態になった時の信号線に加わる電圧を決定する。仮にその電圧を $V_p$ とすると、この電圧をプリチャージ電圧として信号電流を信号線に供給するに先立って、プリチャージ電圧として電圧 $V_p$ を加えるようにする。

### [0015]

このプリチャージ電圧 $V_p$ の印加時には、信号線には一定電流ではなく大きな電流が流れるため、急速に信号線の電位がプリチャージ電圧 $V_p$ に充電される。その後、信号線に画像情報に応じた電流レベルを有する信号電流を印加する。これにより、バラツキの影響を除去し、正確な信号を駆動対象回路に入力することができる。また、予め信号線の電位がプリチャージ電圧 $V_p$ に充電されているため、信号電流の大きさは小さくても信号を書き込む速度が遅くなることはない。

### [0016]

9/

本発明の電流駆動回路は、駆動対象回路のノードに信号線を介して信号電流を供給する電流駆動回路において、前記信号線を介して前記ノードにプリチャージ電圧を供給するプリチャージ手段を設け、前記プリチャージ手段は、前記信号電流の供給に先立って前記ノード及び前記信号線に前記プリチャージ電圧を供給する供給手段を有することを特徴とする。

### [0017]

前記電流駆動回路において、前記プリチャージ手段は、前記プリチャージ電圧を前記駆動対象回路に前記信号電流を供給した時の定常状態下の前記ノードのノード電位に等しい値又はそれに準ずる値に設定する設定手段を有することが出来る。

また前記電流駆動回路において、前記プリチャージ手段は、前記プリチャージ 電圧を複数設定する複数設定手段と、前記信号電流の大きさに応じて選択的に前 記ノード及び前記信号線に前記プリチャージ電圧を供給する選択供給手段を有す ることも出来る。

# [0018]

さらに、本発明は、駆動対象回路のノードに信号線を介して信号電流を供給する電流駆動回路において、前記ノード及び前記信号線にプリチャージ電圧を供給するプリチャージ回路と、前記信号電流を前記プリチャージ回路に供給して前記プリチャージ電圧を発生させる発生手段と、前記信号電流の前記駆動対象回路への供給に先立って前記ノード及び前記信号線に前記プリチャージ電圧を供給する供給手段とを有することを特徴とする。

#### (0019)

また、本発明は、駆動対象回路のノードに信号線を介して信号電流を供給する電流駆動回路において、前記ノードにプリチャージ電圧を供給するプリチャージ回路と、前記信号電流に対応する電流を前記プリチャージ回路に供給して前記プリチャージ電圧を予め発生させておき、前記信号電流の前記駆動対象回路への供給に先立って前記ノード及び信号線に前記プリチャージ電圧を供給する供給手段とを有することを特徴とする。

#### [0020]

前記電流駆動回路において、前記駆動対象回路は第1の駆動素子を含み、前記 プリチャージ回路は第2の駆動素子を含み、前記第1及び前記第2の駆動素子は 同サイズ又はそれに準ずるサイズであることが出来る。

さらに、前記電流駆動回路において、前記プリチャージ電圧をインピーダンス 変換用アンプを介して前記ノード及び前記信号線に供給する手段を有することも 出来る。

また、前記電流駆動回路において、前記プリチャージ電圧を複数設定する複数 設定手段と、前記信号電流の大きさに応じて選択的に前記ノード及び前記信号線 に前記プリチャージ電圧を供給する選択供給手段を有することも出来る。

### [0021]

前記プリチャージ電圧を前記ノード及び前記信号線に供給するプリチャージ期間  $T_b$ を前記信号線の配線抵抗  $R_L$  と寄生容量  $C_L$  とに基づき、  $T_b = 1$  / (  $R_L \times C_L$  ) に設定する手段を有することが出来る。

前記信号電流の前記駆動対象回路への供給期間  $T_a$ が  $T_a$  <  $T_b$  の関係にある場合には、  $T_a$  =  $T_b$  となるように設定する手段を有することが出来る。

# [0022]

また、本発明は、画像情報が電流線を介して電流の形で与えられる画像回路と、前記画像情報を信号電流として前記電流線に供給する電流駆動回路とを具備した表示装置において、前記電流駆動回路は、前記画像情報に応じた信号電流をノードから前記電流線に供給するソースドライバ電流源と、前記ノード及び前記電流線にプリチャージ電圧を供給するプリチャージ回路と、前記信号電流の供給に先立って前記ノード及び前記電流線に前記プリチャージ電圧を供給する供給手段とを有することを特徴とする。

#### $\{0023\}$

前記表示装置において、前記プリチャージ電圧をインピーダンス変換用アンプ を介して前記電流線に供給する手段を有することが出来る。

さらに、本発明は、画像情報を信号電流として伝送する信号線と、前記信号電流に比例する駆動電流を電源線から供給する第1の駆動素子とを含む画素回路と、前記信号電流を前記信号線に供給する画像信号入力電流源を含むソースドライ

バ回路とを具備した表示装置において、前記信号電流を前記信号線に供給するに 先立って、前記信号線をプリチャージするプリチャージ回路を前記ソースドライ バ回路に内蔵したことを特徴とする。

#### [0024]

前記プリチャージ回路は、前記画像信号入力電流源と前記電源線との間に選択 的に接続され前記信号電流に応じたプリチャージ電圧を出力する第2の駆動素子 を含むことが出来る。

前記プリチャージ電圧をインピーダンス変換用アンプを介して前記信号線に供給する手段を有することも出来る。

#### [0025]

さらに、画像情報を信号電流として伝送する信号線と、前記信号電流に比例する駆動電流を電源線から供給する第1の駆動素子とを含む画素回路と、前記信号電流を前記信号線に供給する画像信号入力電流源を含むソースドライバ回路とを具備した表示装置において、前記信号電流を前記信号線に供給するに先立って、前記信号線をプリチャージするプリチャージ回路を前記ソースドライバ回路に内蔵し、前記プリチャージ回路は、前記画像信号入力電流源と前記電源線との間に選択的に接続され前記信号電流に応じたプリチャージ電圧を出力する第2の駆動素子を含み、前記第1及び前記第2の駆動素子は同サイズ又はそれに準ずるサイズとすることも出来る。

前記プリチャージ電圧を、前記第1又は前記第2の駆動素子に前記信号電流を 供給した時の定常状態下の電圧に等しい値又はそれに準ずる値に設定する手段を 有することも出来る。

#### [0026]

# 【発明の実施の形態】

以下、本発明の実施の形態を実施例に基づいて詳細に説明する。

図16は本発明の電流駆動回路の動作原理を説明するための図である。

電流駆動回路は、駆動対象回路 1 5 0 のノード P に信号線 4 0 0 を介して信号 電流源 3 0 0 から信号電流 I を供給するように構成されている。

駆動対象回路150は薄膜トランジスタT<sub>r1</sub>とそのゲート・ソース間に接続

された保持容量Cとゲート・ドレイン間を開閉可能に制御するスイッチSW $_1$ とから構成され、トランジスタT $_{r}$ 1のドレインはノードPにおいて信号線400と接続されている。

#### [0027]

なお、1本の信号線に複数の駆動対象回路150が接続されている場合は、ノードPと信号線400との間に切り替え用のスイッチを設ければ良い。

信号電流源 300 からは信号電流 I がスイッチ  $SW_2$  を介して信号線 400 に供給される。また信号線 400 はスイッチ  $SW_2$  を介してプリチャージ回路 50 に接続されている。プリチャージ回路 500 は種々の回路構成が可能であり駆動対象回路 150 に信号電流 I が供給され、定常状態になった時のノード P のノード電位とほぼ等しい値のプリチャージ電圧  $V_D$  を供給する。

### [0028]

図9は図16の動作をプリチャージを行わない場合と比較して説明するための 図である。

図 9 (A)に示すようにスイッチ  $SW_1$  を ON し、ノード P に対してプリチャージを行うことなく信号電流  $I_0$  を駆動対象回路に供給すると、トランジスタ  $I_1$  に電流  $I_1$  が、保持容量  $I_2$  に電流  $I_2$  が流れる。図 9 (C)は、駆動対象回路に流れる電流  $I_1$  ,  $I_2$  の時間変化の関係を示す図である。また図 9 (D)は、時間に対するノード  $I_2$  での電圧変化を示す図である。なお、  $I_3$  は  $I_4$  は  $I_5$  と  $I_5$  と  $I_5$  と  $I_5$  である。なお、  $I_5$  は  $I_5$  と  $I_5$  に  $I_5$  で  $I_5$  のスレッショルド電圧を示すものである。

このように、ノードPの電位が定常状態になって一定電圧になるまでの時間が非常に長くなってしまう。これは信号線400やトランジスタ $T_{r1}$ の寄生容量が大きく、これを充電するのに時間がかかるためである。

#### [0029]

図9(B)は、プリチャージ回路500を用いて定常状態になった時のノード Pの電位よりわずかに低いプリチャージ電圧 $V_p$ を用いてノードPを予めプリチャージした後に、信号電流 $I_0$ を信号線400を介してノードPに供給する場合の電流駆動回路を示している。また図9(E)は、その時の時間変化に対する駆動対象回路のノードPの電圧変化を示している。

[0030]

プリチャージ時にはスイッチ  $SW_1$ とスイッチ  $SW_3$ とを ONし、プリチャージ電圧  $V_p$ を Jード Pに供給する。次いで Jード Pがプリチャージ電圧  $V_p$  の電位に上昇した時点で、スイッチ  $SW_3$ を OFF し、スイッチ  $SW_2$ を ON して信号電流  $I_0$ を Jード Pに供給する。すると、トランジスタ  $I_{r_1}$  は短時間 I で定常状態に移行する。従って、図 I0 に示すように、極めて短時間で駆動対象回路 I5 I1 は定常状態に達する。

[0031]

このように、信号電流の供給に先立ってノードPや信号線400にプリチャージ電圧 $V_p$ を供給するプリチャージ期間を設け、このプリチャージ期間終了後に信号電流  $I_0$  を供給するようにすれば信号電流が小さくても信号書き込み速度を速くすることができる。

[0032]

図17は、本発明の他の実施例を示す電流駆動回路の回路図である。

前述したように、プリチャージ電圧 $V_p$ は定常状態でのノードPの電位とは等しくないがこれに近い電圧に設定することができる。このプリチャージ電圧 $V_p$ は信号電流 Iの大きさによって適切な値を定めることができるため、プリチャージ電圧 $V_p$ を信号電流 Iの大きさに応じて複数設定して選択的にノードPに供給するようにしたのが図 1 7 の回路である。

[0033]

例えば、駆動電流 I が  $0\sim 1$  0 m A の時にはプリチャージ電圧  $V_{p}$  1 を与え、 1 0 m  $A\sim 2$  0 m A の時はプリチャージ電圧  $V_{p}$  2 を与え、 3 0 m  $A\sim 4$  0 m A の時にはプリチャージ電圧  $V_{p}$  3 を与えるように設計し、これらのプリチャージ電圧を与えるプリチャージ回路を端子 A , B , C に接続するように構成しておく。 そして、切り替え回路 5 0 1 を用いて信号電流 I の大きさに従って S  $W_{4}$  乃至 S  $W_{6}$  を逐次切り替えて、ノード P に供給するようにすれば良い。

[0034]

図1は、本発明に係る電流駆動回路の一実施例を示す図で、(A) はその回路図を、(B) はプリチャージ動作を説明する図、また(C) は電流入力時の動作

を説明する図である。

本実施例の場合、駆動対象回路 150 内のトランジスタ  $T_{r1}$  のサイズとほぼ同様のサイズを持ち、同じ導電型のダミートランジスタ  $T_{r2}$  を用いてプリチャージ回路 500 を構成する。このように構成することにより、プリチャージ回路 500 に信号電流源 300 から信号電流が供給されて発生するプリチャージ電圧  $V_p$  の大きさが、駆動対象回路 150 に信号電流が供給されて定常状態になった時のノード P の電位とほぼ等しくなる。

このように、プリチャージ電圧 $V_p$ を駆動対象回路 150 に信号電流が供給された時の定常状態下のノードPのノード電位とほぼ等しい値に設定することにより書き込み速度を一層向上させることができる。

### [0035]

プリチャージ動作時には、図1(B)に示すようにスイッチ $SW_4$ 及びスイッチ $SW_5$ を閉じ、プリチャージ回路500に信号電流を供給する。これによりプリチャージ電圧 $V_p$ がダミートランジスタ $T_{r2}$ のドレインに発生し、スイッチ $SW_4$ が閉じているため信号線400は信号電流300により寄生容量などが充電され、その電位はプリチャージ電圧 $V_p$ に達する。この状態に達した後にスイッチ $SW_4$ とスイッチ $SW_5$ とをOFFし、スイッチ $SW_3$ をONする。さらに、駆動対象回路150内のスイッチ $SW_1$ とスイッチ $SW_2$ とをONする。

#### [0036]

すると、図1 (C) に示すように、信号電流は信号線400を介して駆動対象 回路150に供給され、トランジスタTr1と保持容量Cとに電流が供給される

定常状態に達するとノードPの電位はトランジスタ $T_{r\,1}$ が信号電流と同じ大きさの電流を流すのに必要な電位と等しくなる。その後、 $SW_1$ をOFFしても保持容量Cに電荷が蓄積されているため信号電流源 300からの信号電流が保持された状態でトランジスタ $T_{r\,1}$ を流れ続ける。

### [0037]

図2は、更に他の実施例を示す図で、図1と同一部分には同一符号が付されている。図2に示す実施例の場合には、図1の場合と異なりスイッチSW5が省略

された回路構成となっているが他の構成は同一である。

プリチャージ時にはスイッチ $SW_3$ と $SW_4$ とをONし、プリチャージ回路500にプリチャージ電圧 $V_p$ を発生させ、信号線400を図2(B)に示すように、この電圧 $V_p$ になるまで信号電流源300により充電してプリチャージを行う。電流入力動作は、スイッチ $SW_3$ はONしたままスイッチ $SW_4$ をOFFして、図1に示す場合と同様に行われる。

本実施例の場合には、スイッチの個数が図1の場合に比べて少なくなるという 利点がある。

このように、スイッチの個数や配置場所は種々のバリエーションがあり、図1 や図2と同様の動作をするものであれば、図1、図2に示される構成に限定されるものではない。

# [0038]

図3は、本発明の電流駆動回路の更に他の実施例を示す図である。図1に示す実施例と異なる点は、プリチャージ回路500とスイッチ $SW_4$ との間にインピーダンス変換用アンプ600が挿入されている点である。他の回路構成は、図1に示す場合と同様であり、その動作も同様であるため詳細説明は省略する。

インピーダンス変換用アンプ600は電圧フォロア回路等により構成することができる。インピーダンス変換用アンプ600は入力側のインピーダンスと出力側のインピーダンスとを変換する機能を有し、入力電圧と出力電圧とは同一電位に保たれる。

### [0039]

従って、プリチャージ回路 5000 のプリチャージ電圧  $V_p$  はアンプ 6000 の出力側でも同電位の電圧  $V_p$  に保たれるが、アンプ 6000 出力インピーダンスは非常に低くなっているため電流駆動能力が増加し、信号線 400 を高速で充電することが可能となる。これにより、プリチャージ動作を短時間で行うことができるという利点がある。

#### [0040]

図4は、本発明の電流駆動回路の更に他の実施例を示す図で、信号電流 I a を その電流範囲によって切り替え選択して信号線 400に供給し、その場合に信号 電流の大きさに応じて予めプリチャージ電圧 $V_p$ を複数設定しておき、信号電流  $I_a$ の大きさに応じてこれを選択して切り替えるようにしたものである。

すなわち、図4に示すように信号電流  $I_a$ の大きさを4種類に設定し、これに対してプリチャージ電圧  $V_{p1}$ から  $V_{p4}$ を対応させておき、プリチャージ選択回路 700によって信号電流  $I_a$ の大きさに応じたプリチャージ電圧  $V_{p1} \sim V_{p4}$ を駆動対象回路 150に供給するようにしたものである。プリチャージ選択回路 700はインバータとアンド論理素子とを組み合わせることにより構成される。

# [0041]

図 5 は、図 4 の実施例におけるプリチャージ電圧  $V_{p}$  1 乃至  $V_{p}$  4 を自動的に生成するための回路構成を示す図である。

信号電流源 300 (I, 2I, 4I, 8I) のそれぞれに対応してプリチャージ回路 500A、500B、500C、500Dを用意しておき、これに信号電流を供給してプリチャージ電圧を発生させ、これをインピーダンス変換用アンプ 600A, 600B, 600C, 600Dを介して取り出し、プリチャージ選択 回路 700の選択に応じてプリチャージ電圧  $V_{p1} \sim V_{p4}$  として駆動対象回路 150へ供給するようにしたものである。

なお、その回路動作については図1乃至図4に示す実施例の場合と同様であるので、その詳細説明は省略する。

### [0042]

図6は信号電流源300から信号電流が伝送される信号線400に配線抵抗RLや交差容量 $C_L$ などの寄生負荷がある場合を考慮して、プリチャージ電圧 $V_p$ をノードPに供給するプリチャージ期間 $T_b$ と、プリチャージ期間終了後の信号電流の駆動対象回路150への供給期間 $T_a$ との関係を説明するための図である

図 6 (A)に示すように、寄生負荷  $R_L$ ,  $C_L$  が信号線 400 に存在する場合にはスイッチ  $SW_3$  を OFF してプリチャージ回路 500 から定常状態になったときのノード P の電位とほぼ等しい大きさのプリチャージ電圧  $V_p$  を印加する時間  $T_b$  を  $T_b$  = 1/ ( $R_L \times C_L$ )となるように定める。



また、プリチャージ期間  $T_b$  に引き続く供給期間  $T_a$  は、プリチャージ期間  $T_b$  よりも長めに設定し、上記で計算したプリチャージ期間  $T_b$  が  $T_a$  <  $T_b$  となるような関係になる場合には  $T_a$  =  $T_b$  となるように設定するのが良い。また、全期間  $T_a$  は仕様などによって定まる。

### [0043]

図7は、駆動対象回路 150 を構成するトランジスタ  $T_{r1}$  の極性が p チャネル型に変更された場合の電流駆動回路を示している。

この場合、スイッチ $SW_1$ と保持容量Cの接続関係が図に示すように変更されるのみで他の回路構成は同様である。

また、プリチャージ回路 500 内に駆動対象回路 150 に用いられる駆動トランジスタ  $T_{r1}$  と同一サイズで、同じ導電型のダミートランジスタ  $T_{r2}$  を用いる時には同様に接続関係を変更する必要がある。

図8は、プリチャージ回路500内のダミートランジスタ $T_{r2}$ を駆動対象回路150内のトランジスタ $T_{r1}$ の極性と一致させpチャネル型に変更し、さらにインピーダンス変換用アンプ600を使用した場合の回路構成を示している。

#### [0044]

図10は、本発明の電流駆動回路を用いた表示装置の回路構成を示した図である。

表示装置は、画素回路100とソースドライバ回路200とから構成されており、画素回路100の構成は図30に示す従来の回路構成と同一部分には同一符号を付し、その詳細説明は省略する。なお、図10に示す表示装置についての詳細は、本出願人の先願である特願2001-289983号に開示されている。

#### [0045]

本発明による信号電流が供給される駆動対象回路150は、画素回路100内にあり、電流線35と制御線10cとにより制御され、電源線30から信号電流を供給するもので種々の回路構成が可能である。

そこで、駆動対象回路 1 5 0 が画素回路 1 0 0 内にある場合についての実施例を図 1 1 乃至図 1 4 に基づいて説明する。

#### [0046]

図11に示す実施例では、ソースドライバ回路200はソースドライバ電流源70と、この駆動対象回路150にプリチャージ電圧を供給するためのプリチャージ回路80と、スイッチ $SW_A$ ,  $SW_B$ ,  $SW_C$ とから構成される。

プリチャージ回路 80 は、駆動対象回路 150 内のトランジスタTrと同じ導電型である p チャネル型トランジスタTr2 で構成され、ゲートとドレインとが共通接続されたダイオード接続構造となっている。プリチャージ回路 80 は電源線 30 に一端が接続され、他端が S W C を介してソースドライバ電流源 70 のドレインに接続されている。また、ソースドライバ電流源 70 のドレインはスイッチ S W S を介してプリチャージ回路 S のとスイッチ S W S を介してプリチャージ回路 S のとスイッチ S W S との共通接続点に接続されている。

### [0047]

このようなソースドライバ回路における電流駆動回路の動作を説明する。

まず、プリチャージ動作時にはスイッチ $SW_B$ をOFFとし、スイッチ $SW_A$ 、スイッチ $SW_C$ をONしてプリチャージ回路80で発生させたプリチャージ電圧を、電流線35に供給してプリチャージを行う。

次いで、電流入力動作時にはスイッチ $SW_A$ とスイッチ $SW_C$ とをOFFにし、スイッチ $SW_B$ をONとしてソースドライバ電流源70から信号電流を供給して電流線35に信号電流を供給する。なお、画素回路100内に信号電流が供給される駆動対象回路150が存在するが、この駆動対象回路150内のトランジスタ $T_{r1}$ とソースドライバ回路200内のプリチャージ回路80を構成するトランジスタ $T_{r2}$ とはそのトランジスタサイズや導電型を同一にしておくのが良い。

# [0048]

図12は、インピーダンス変換用アンプ85を介して電流線35にプリチャージ電圧を供給するように構成したものである。

また、図13に示す実施例では、スイッチを一つ省略してスイッチ $SW_A$ とスイッチ $SW_B$ とだけで構成した場合を示している。

この回路の場合には、プリチャージ動作時にはスイッチSWAとスイッチSW



Bと共にONにしてプリチャージ回路80によりノードPと電流線35とをプリチャージする。

次いで、電流入力時にはスイッチ $SW_A$ のみをOFFとし、スイッチ $SW_B$ はONとしたままで電流源70から信号電流を信号線35に供給する。

#### [0049]

図14の実施例は、画素回路100内の駆動対象回路150を構成するトランジスタ $T_{r1}$ と、ソースドライバ回路200内のプリチャージ回路80を構成するトランジスタ $T_{r2}$ の構造を、それぞれnチャネル型に変更した場合の構成を示す。

図15は、ソースドライバ回路に本発明の電流駆動回路を組み込んだ場合の電流線35上の電圧変化を示したものである。プリチャージ回路80により印加されるプリチャージ電圧 $V_{pre}$ を、それぞれ5Vから2Vに変化させた時の電流線35の電圧変化を示したもので、プリチャージ電圧 $V_{pre}$ が2Vの時に最も高速に電流線35が駆動されることを示している。

### [0050]

図18は、本発明の電流駆動回路を用いた表示装置の一例を示す回路図である。なお、以下の説明において、図30万至図33に示した従来の回路と同一部分には同一符号を付しその詳細説明は省略する。

図18に示す実施例では、画素回路100の構成は図30に示す回路構成と同一の構成である。

#### [0051]

このような画素回路100に対応するソースドライバ回路200の構成を説明する。

信号線20に画像信号入力電流源70をプリチャージ動作時と信号電流入力動作時とで切り替えて接続するためのスイッチ91と、画像信号入力電流源70を選択的に駆動素子80に接続するためのスイッチ92と、インピーダンス変換用アンプ85の出力端子86を選択的に信号線20に接続するためのスイッチ93とを設ける。

なおアンプ85は出力端子86への電流供給能力を増加するための回路であれ

ばよく、演算増幅器などを用いて構成することができる。

[0052]

なお、図18に示す実施例では演算増幅器が使用されている。

これらのスイッチ91,92,93は、制御線10dの制御信号によって駆動され、スイッチ92と93とは同時にON、OFFし、スイッチ91はインバータ94を介して駆動されるため、スイッチ92,93とはON、OFF動作が逆となる。なお、これらのスイッチ91乃至93は任意の極性のトランジスタで構成することが可能である。

[0053]

駆動素子80は、ゲートとドレインとが接続されたpチャネル型TFTで構成され、画像回路100内にある駆動TFT50と同様な接続で、また導電型も同じで、しかもトランジスタのサイズも両者で一致するように構成する。また、サイズのみならず特性もそろっていることが望ましい。

[0054]

このような特性のそろったトランジスタとするためにはレーザで半導体層を結晶化させる場合、同じレーザショットが当たるようにして構成すれば特性のそろったトランジスタとすることができる。

駆動素子80のドレインはアンプ85の非反転入力端に接続され電圧フォロア 回路を構成している。また、ソースは電源線30に接続されている。


アンプ85は入力インピーダンスが高く、非反転入力端に供給される電圧 $V_p$ と同電位の電圧が出力端16に出力され、また電流駆動能力も大きいため、大電流が流れてスイッチ93を介して接続されている信号線20の電位を高速にプリチャージすることができる。

[0055]

図19は、プリチャージ期間における信号入力動作を示したものである。

まず、プリチャージ期間においては信号線10dの制御電圧によりスイッチ9 3と92とをONし、スイッチ91をOFFする。

これにより、画像信号入力電流源 70 からの電流  $I_{data}$  は画素回路 100 には流れず駆動素子 80 に流れる。その結果、駆動素子 80 のドレイン電圧  $V_{p}$ 



### [0056]

アンプ85によってこの電圧 $V_p$ と同一の電圧が出力端86に出力され、アンプ85からは大きな駆動電流が流れ、急速に信号線20及び画素回路100内の駆動TFT50のドレイン電位がプリチャージ電圧 $V_p$ になる。この時、画素回路100内の駆動TFT50とソースドライバ回路200内の駆動素子80とは、全く同じ特性であれば信号入力は完成したことになる。

### [0057]

しかし、実際には駆動TFT50と駆動素子80の特性はバラついている。したがって駆動TFT50に電流を入力して定常状態になった時の電位と電圧 $V_p$ とは完全には一致しない。そこで、信号電流  $I_{data}$ を入力して駆動TFTを定常状態にしてバラッキを補正する必要がある。そこで、図20に示すようにスイッチ92及び93を0FFし、スイッチ91を0Nする。

### [0058]

これによりアンプ85の出力電圧は切り離され、画像信号入力源70からの信号電流  $I_{data}$ に基づく正確な信号が画素回路100に入力されることになる。この時すでにプリチャージ期間に必要な電位の近傍にまで信号線20及び駆動 TFT50のドレインは充電されているので、わずかな期間で信号入力が完成する。

つまり定常状態に達することになる。この移行の動作は図32及び図33に示す従来の回路構成の場合と同様であるので詳細説明は省略する。

### [0059]

このように本実施例の場合では、信号電流を信号線に供給するのに先立って信号線を所定電位にプリチャージするプリチャージ回路を駆動素子80とアンプ85とから構成しているが、このようなプリチャージ回路は画素回路100の回路構成に合わせて変更する必要がある。なお、基本的にはどんな画素回路の回路構成であっても適用可能である。

すなわち、画素回路内の駆動対象素子が定常状態になった時の電位を決定し、 これをプリチャージ回路で作成して供給するようにする。



#### [0060]

図21は他の実施例を示す図で、画素回路100の構成が図18に示す場合と 異なり、駆動TFT50と共にミラーTFT50aが用いられている。信号線2 0からの信号電流は、スイッチ54,55を介してミラーTFT50aに印加さ れるように構成されている。

このような場合には、駆動素子80aのトランジスタサイズを駆動TFT50ではなくミラーTFT50aのトランジスタサイズと同一にしておくと良い。これにより定常状態時における電位を合わせやすくなる。

### [0061]

図22は更に他の実施例の回路構成を示したもので、ソースドライバ回路200を構成する駆動素子80bの構成が図18または図21の場合と異なっている

図22に示す実施例の場合には、所定の電圧を供給する基準線35aにゲートとドレインとを共通接続してこれを接続させ、ソースをアンプ85の非反転入力端に接続するように構成する。

そして、これに対応して画素回路100は、基準線35aからの基準電位がスイッチ55を介して駆動TFT55aのドレインに与えられると共に、電源線30からの駆動電流がスイッチ54を介して駆動TFT50aのソースに供給されるように構成されている。

### [0062]

このような回路構成を採用した場合には、ソースドライバ回路 2 0 0 内のプリチャージ回路を構成する駆動素子 8 0 b のトランジスタサイズは、画素回路 1 0 0 内の駆動 T F T 5 0 a のトランジスタサイズと同一となるようにしておく必要がある。このように、プリチャージ回路の構成は画素回路 1 0 0 の構成に合わせて適宜変更する必要がある。

なお、上述した実施例では、いずれも駆動TFT50,50aはpチャネル型であったが、駆動TFTをnチャネル型にする場合にも、それに合わせてプリチャージ回路の駆動素子もnチャネル型に変更しておく必要がある。

#### [0063]

次に、本発明のプリチャージ回路に用いられるアンプ85の構成について説明 する。

図18、図21及び図22で示したように、アンプ85は演算増幅器(オペアンプ)を用いて構成することもできるが、電流供給能力が大きい回路であればこれに限定されるものではない。また、単に入力と出力のインピーダンスを変換し、入力と同電位を出力する回路であれば、どのような構成を採用することも可能である。

### [0064]

簡単な一例として、ソースフォロア回路を用いた場合を図23に示す。

pチャネル型TFT203,204及びnチャネル型TFT201,204から構成される。また、ソースフォロア回路の場合、pチャネル型を用いた場合は出力電圧は入力電圧よりもバイアス分だけ低くなる。

一方、nチャネル型を用いた時は、出力電圧が入力電圧よりもバイアス分だけ低くなる。そこで、それをつなぎ合わせてバイアス電圧やトランジスタサイズなどを設計すれば、入力電圧と同電位の出力電圧を出力する回路を構成することができる。また、ソースフォロア回路を一つだけ用いてバイアス分の変動を見越して入力し、出力を調整するようにしても良い。

以上、説明した実施例はアナログ階調方式を用いる場合の回路構成であったが 、ディジタル階調方式による場合にも本発明は同様に実施可能である。

# [0065]

図24はディジタル階調回路方式の場合の、本発明の回路構成を示した実施例である。

ディジタル階調の場合には、信号線 2 0 を所定電位にプリチャージするプリチャージ電圧として O N (発光状態)の時の信号電流  $I_{data}$  を入力した時、画素回路 1 0 0 内の駆動 T F T 5 0 が定常状態になった時の電圧( $V_{on}$ )となるようにする。

#### [0066]

図24に示すように、データ信号電流 I dataを信号線20に供給するに先だって、スイッチ回路83を端子83a若しくは端子83bに接続する。これに



よりプリチャージ動作が行われる。この時、スイッチ93はONし、スイッチ9 1はOFFとなっている。

ビデオ信号がON(発光)の時にはスイッチ83は端子83aに接続され、OFF (非発光)の時には端子83bに接続される。その後、スイッチ93をOFFとしスイッチ91をONにして、データ信号電流  $I_{data}$ を画素回路100に入力する。

このように、ディジタル階調の場合も、予め信号線 2 0 を介して所定のプリチャージ電圧  $V_{0n}$ を駆動 TFT50のドレインに印加するようにしているため、信号書き込み速度は速くなる。

#### [0067]

図25は図24に示すディジタル階調方式の回路構成におけるプリチャージ回路を改良した図である。

ビデオ信号線37の信号から1行前のビデオデータを保持するためのメモリ回路207と、現在のビデオデータを入力するとともにメモリ回路207からの1行前のビデオデータを入力する排他的論理和回路で構成される演算回路206と、プリチャージ制御線38の信号と演算回路206からの信号等から論理積する論理積回路205とから構成される。そして、ビデオデータが前の行と異なる時のみプリチャージ制御線38からの信号によりスイッチ93をONして、信号線20をプリチャージするようにしている。

図24では毎回プリチャージを行っていた。

#### [0068]

しかし、実際の定常状態の時の電位とプリチャージ電圧 $V_{0n}$ とは大きさがずれていたり、バラツキにより値が離れていたりする。そこで、前の行での定常状態での電位の方がプリチャージ電圧 $V_{0n}$ よりも値が近いと考えられるためこのように動作させる。また、明信号が続く場合のみプリチャージを行わないようにすることもできる。

さらに、論理回路206は現在のビデオデータと1行前のビデオデータとが同一の場合のみ同レベルの出力が出力され、スイッチ93がOFFになる。

#### [0069]



図26は、図25に示す演算回路206とメモリ回路207の具体的構成を示した図で、メモリ回路207はラッチAとラッチBとで構成され、それぞれラッチ回路ラッチA、ラッチBはラッチ1回路208、ラッチ2回路209及びシフトレジスタ210によって駆動される。

図27は、図26に示すメモリ回路207を制御するメモリ制御信号と、メモリ回路207を制御するラッチパルスの制御信号とを示した図である。

図28は、図25に示すプリチャージ制御線38の制御動作を説明する図で、 1列目のビデオデータと2列目のビデオデータとが変化があった時のみ信号線2 0をプリチャージすることを示している。

### [0070]

なお、図10~図14、図18~図25などでは、駆動対象回路150である電流源が、画素回路の中に配置されていた。そのため、プリチャージ回路は、画素回路に電流を供給する回路、つまり、信号線駆動回路の中にあった。しかし、信号線駆動回路にも電流源が設けられている。よって、信号線駆動回路の中の電流源を駆動対象回路150として、本発明を適用してもよい。

#### [0071]

信号線駆動回路を駆動対象回路150とする場合、信号線駆動回路に電流を供給する電流源が設けられている。そこに、プリチャージ回路を配置すればよい。このような場合の全体の構成を図29に示す。マトリックス状に配置された画素で構成された画素回路100と、画素回路100に電流を供給する信号線駆動回路200と、信号線駆動回路200に電流を供給する基準電流源300とから構成されている。

#### [0072]

図10~図14、図18~図25などでは、信号線駆動回路200から画素回路100に電流を供給する場合、つまり、駆動対象回路150が画素回路100にある場合について説明している。

同様に、基準電流源300から信号線駆動回路200に電流を供給する場合、 つまり、駆動対象回路150が信号線駆動回路200に配置されている場合にも 、本発明を適用することができる。なお、動作や回路構成などは、図1~図9、 図16~図17などと同様であるため、詳細な説明は省略する。

なお、上述した実施例において用いられるトランジスタは特に限定されるものではなく、アモルファスシリコンTFTやポリシリコンTFT、有機TFT、単結晶トランジスタ、SOIトランジスタなどあらゆる種類のトランジスタを使用することが可能である。

### [0073]

### 【発明の効果】

以上、実施例に基づいて詳細に説明したように、本発明の電流駆動回路は信号電流を信号線に供給するに先だって信号線を所定電位にプリチャージするプリチャージ回路を設けているため、信号電流が小さくなっても信号の書き込み速度が遅くなってしまうという問題を解消することができる。

#### 【図面の簡単な説明】

### 【図1】

本発明に係る電流駆動回路の一実施例を示す図であり、(A)はその回路図、 (B)はプリチャージ動作を説明する図、(C)は電流入力時の動作を説明する 図。

#### 【図2】

本発明の電流駆動回路の他の実施例を示す図。

#### 【図3】

本発明の電流駆動回路の更に他の実施例を示す図。

#### 【図4】

本発明の電流駆動回路の更に他の実施例を示す図。

### 【図5】

図4の実施例におけるプリチャージ電圧 $V_{p1}$ 乃至 $V_{p4}$ を自動的に作成するための回路構成を示す図。

#### 【図6】

プリチャージ期間  $T_b$  とプリチャージ期間終了後の信号電流の駆動対象回路への供給期間  $T_a$  との関係を説明するための図。

### 【図7】



駆動対象回路を構成するトランジスタ $\mathbf{T}_{\mathbf{r}}$ 1の極性が $\mathbf{p}$ 5 チャネル型に変更された場合の電流駆動回路を示す図。

### 【図8】

プリチャージ回路内のダミートランジスタ $\mathbf{T}_{r2}$ を駆動対象回路内のトランジスタ $\mathbf{T}_{r1}$ の極性と一致させ $\mathbf{p}$ チャネル型に変更した場合の回路構成を示す図。

【図9】

電流駆動動作をプリチャージを行わない場合と比較して説明するための図。

[図10]

本発明の電流駆動回路を用いた表示装置の回路構成を示した図。

【図11】

本発明に係る表示装置内の電流駆動回路の一実施例を示す図。

【図12】

本発明に係る表示装置内の電流駆動回路の他の実施例を示す図。

【図13】

本発明に係る表示装置の電流駆動回路の更に他の実施例を示す図。

【図14】

本発明に係る表示装置の電流駆動回路の更に他の実施例を示す図。

【図15】

ソースドライバ回路に本発明の電流駆動回路を組み込んだ場合の電流線上の電 圧変化を示す特性図。

【図16】

本発明の電流駆動回路の動作原理を説明するための図。

【図17】

本発明に係る電流駆動回路の実施例を示す図。

【図18】

本発明の一実施例に係るアクティブマトリクス型表示装置の回路図。

【図19】

プリチャージ時の図18の回路の回路動作を説明するための図。

【図20】

信号電流書き込み時の図18の回路動作を説明するための図。

【図21】

本発明の他の実施例の回路構成を示す図。

【図22】

本発明の更に他の実施例の回路構成を示す図。

【図23】

本発明に使用されるソースフォロア回路の回路構成の一例を示す図。

【図24】

ディジタル階調回路方式の場合の本発明の回路構成を示した実施例。

【図25】

図24に示すディジタル階調方式の回路構成におけるプリチャージ回路を改良した図。

【図26】

図25に示す演算回路とメモリ回路の具体的構成を示した図。

【図27】

図26に示すメモリ回路を制御するメモリ制御信号と、メモリ回路を制御する ラッチパルスの制御信号とを示した図。

【図28】

図25に示すプリチャージ制御線 の制御動作を説明する図。

【図29】

アクティブマトリックス型表示装置の基本構成を示す図。

【図30】

従来のアクティブマトリックス型表示装置の一例を示す回路図。

【図31】

図30の回路動作を説明する図(その1)。

【図32】

図30の回路動作を説明する図(その2)。


【図33】

図30の回路動作を説明する図(その3)。


# 【符号の説明】

- 2 0 : 信号線
- 30:電源線
- 50:駆動TFT
- 70:入力電流源
- 80:駆動素子
- 85:アンプ
- 100:画素回路
- 150:駆動対象回路
- 300:信号電流源
- 4 0 0 : 信号線
- 500:プリチャージ回路


【書類名】 図面




[図2]




【図3】




【図4】




【図5】




【図6】




[図7]




[図8]




【図9】




[図10]




【図11】



【図12】




【図13】







【図14】




【図15】




【図16】




【図17】




[図18]




【図19】




【図20】




【図21】



【図22】




【図23】







【図24】




【図25】




【図26】




【図27】









[図29]




【図30】




【図31】



【図32】



【図33】



【書類名】 要約書

【要約】

【課題】 信号電流が小さな場合であっても信号の書き込み速度や素子駆動速度 を向上させることのできる電流駆動回路及びこれを用いた表示装置を提供する。

【解決手段】 駆動対象回路のノードに信号線を介して信号電流を供給する電流 駆動回路において、前記信号線を介して前記ノードにプリチャージ電圧を供給す るプリチャージ手段を設け、前記プリチャージ手段は、前記信号電流の供給に先 立って前記ノード及び前記信号線に前記プリチャージ電圧を供給する供給手段を 有する。

【選択図】 図1

## 特願2002-348673

## 出願人履歴情報

識別番号

[000153878]

1. 変更年月日 [変更理由] 住 所

氏 名

1990年 8月17日 新規登録

神奈川県厚木市長谷398番地

株式会社半導体エネルギー研究所